本文为1227字，建议阅读4分钟
ASML宣布已向Intel交付其全球首台High-NA EUV光刻机，这标志着Twinscan EXE:5000极紫外（EUV）光刻机的首次投放。
确定芯片晶体管特征尺寸（芯片制程）可以打印多小的分辨率公式：瑞利公式
CD = k1 • λ / NA
在瑞利公式中，CD是临界尺寸或最小可能的特征尺寸，λ是所用光的波长。NA是光学系统的数值孔径，k是一个系数，它是在光刻过程中可以做的所有其他事情的集合
芯片制程越来越小，这就要求光刻机缩小波长λ提高数值孔径NA
英特尔取得先机
Intel早在2018年就急切等待并下单购买。Intel将利用这台新设备在2025年商业化Twinscan EXE:5200工具进行量产之前进行High-NA EUV的实验。这一消息不仅对Intel产生重大影响，而且最终还将影响其他领先的半导体制造厂
ASML Twinscan EXE High-NA光刻机将从荷兰费尔德霍芬出发，抵达美国奥勒冈州希尔斯伯勒附近的Intel设施。这是一台巨大的设备，需要13个卡车大小的集装箱和250个板条箱才能运输。一旦组装完成，该机器高达3层楼，这迫使Intel新建一个更高的厂房扩建来容纳它。据估计，每台这样的High-NA EUV光刻机的价格可能在3亿至4亿美元之间
具有0.55数值孔径（High-NA）的EUV光刻工具能够实现8纳米的分辨率，相较于当前分辨率为13纳米的EUV工具，这是一项显著的提升。预计这些下一代High-NA EUV光刻机将在芯片生产中发挥关键作用，尤其是在2025年至2026年之间，当行业将采用超过3纳米的工艺技术时。这将使晶圆厂能够避免使用EUV重复光刻，从而大大降低了复杂性，可能提高产量并降低成本
高数值孔径EUV光刻机最大不同
High-NA光刻机将比现有的EUV光刻机大得多，这将需要新的厂房结构，High-NA和常规EUV光刻机之间最大的变化可能是High-NA光刻机的掩模版尺寸减半，这将要求芯片制造商重新思考如何设计和生产芯片，尤其是在高端GPU和人工智能加速器推动掩膜版尺寸极限的时候。
此外，由于High-NA光刻机将支持更高的分辨率和不同的掩膜版尺寸，它们将需要新的光刻胶、计量、遮光罩材料、掩模和检测工具，仅仅是对一些变更的命名就很繁琐复杂。
简而言之，High-NA光刻机将需要在基础设施方面进行重大投资
英特尔可能取得极先进节点竞争优势
尽管整个半导体产业共同发展了生产基础设施，但将其真正用于实际生产的最佳方式是根据实际工艺技术和工艺配方进行定制。这就是为什么早期开始使用试验光刻机以准备使用生产机器进行HVM（量产制造）如此重要的原因。
Intel是在2018年首家订购ASML的试点Twinscan EXE:5000光刻机的公司。它还是2022年首家下订单购买ASML的商业级Twinscan EXE:5200光刻机的公司。该公司计划在2024年开始开发其18A节点（18埃，1.8纳米），然后将在2025年至2026年之间使用High-NA光刻机进行18A节点后（1nm）的工作。
通过比竞争对手更早获取High-NA光刻机，Intel不仅能够确保其工具产生期望的结果，而且有机会在High-NA制造领域设定行业标准。对于Intel来说，这可能意味着在High-NA制造方面取得与竞争对手（三星Foundry和台积电）相比的显著优势
结语
有消息称英特尔将在 2024 年获得 ASML 生产的前 10 个高 NA 光刻机中的 6 个
三星副董事长 Kyung Kye-hyun 也说“三星已经获得了高数值孔径光刻机技术的优先权”，这似乎意味着英特尔获得了最高 NA 工具，其次是三星，因为其最近宣布与韩国投资 ASML 7.55 亿美元。
这将使台积电处于不同寻常的第三位，与目前在 EUV 领域的主导地位（占全球 EUV 光刻机的 70%）形成鲜明对比
英特尔是美国半导体的亲儿子，由于众所周知的原因，这一波2nm，1nm最先进芯片制造美国必须要掌握在自己手里，英特尔会笑到最后吗？
台积电危险？
⭐星标AI寒武纪，好内容不错过⭐
用你的赞和在看告诉我～
1nm，拭目以待，谁会赢？👇👇