文献上对于邓稼先、钱学森等人的回国之路，记载很是详细，艰辛困苦更是毫不掩饰。可是这世界上从来没有感同身受，后人只知道一句“艰辛”，至于有多少危险，我们无从知晓。可在今日，或许我们可以从任伟的经历上了解一下。
同样是一心想要回国报效祖国，任伟并没有那么幸运。也许是身怀宝藏、引来豺狼惦记，既然不能为他国所用，自然也要断绝在我国的发光发热。任伟在美国去世之时年仅26岁，正是前途大好、未来充满希望之时。
学生等不到老师，只等来一个噩耗。
2008年11月2日，美国芝加哥大学的本科学生正在教室里等着老师的到来，可这一次一向准时的老师却并未按时上课。不过老师的踪影并没有消失很久，半天之后有人在芝加哥大学洛克菲勒教堂的仓库手脚架附近找到了踪影。可并非是沉迷于数学的活人，而是早已凉透的尸身。
任伟去世的消息太过突然，也过于诡异，太多的疑点说明任伟的去世并非是一件简单的案件。可当时芝加哥大学为了保护学校的声誉，将任伟去世的消息进行封锁、压制，而美国最后给出的结论居然是自杀身亡。
芝加哥大学和美国的种种行为，更加证明了任伟本身并非是简简单单地自杀，此事件的疑点重重。可奈何美国政府却盖棺定论，辩词起不到一点作用。
任伟出生在1982年，属于高考刚刚重启的阶段，国家开始在教育上加大投资。任伟的父母相比于其他的父母，更加明白教育的重要性。为了孩子的学习，学习孟母三迁，将家从贵州迁到了上海。
显然上海的教育要比老家的教育更为先进，事实证明任伟本身的资质条件值得父母下此功夫。5岁那年，任伟便在一众高手中斩获上海市数学奥数学儿童军的冠军，更是将6年的小学课程压缩到3年。
伤仲永的故事并未发生，在父母的一路保驾护航中，任伟9岁上初中，15岁时世界多个名校投来offer。而在多重的考虑之下，任伟将海外学校选择在芝加哥大学。哪怕是到了国外，任伟的人生依旧是传奇，泯然众人根本没有出现。
其他学生要花费10多年的时间才能留校，可任伟不需要这样。而且因为博士期间的多篇核心期刊论文，成为本科生的讲师。再说任伟攻克的领域，在国内属于先行者与开拓者，这是当代数学最为前沿的领域，任伟一旦学成归国，便意味着中国的空白领域有了进展。
为了给我国闯出一片天空，任伟选择了拓扑学在高精度芯片中的运用。任伟从未想过要在美国留下，无论是出国前还是出国后，任伟都是将心思放在报效祖国上。否则也不会选择无人踏足的领域，要知道“一条独木桥走到黑”的感觉确实很差。
按照任伟的行程计划安排，在学习和教学基本上完成之后，便要收拾行李回去。可是就在回国前夕，任伟便不幸身亡。美国政府给出的解释是，任伟在脚手架上自杀身亡。
这根本是无稽之谈，在同学和老师的印象中，任伟一直都是阳光大男孩的形象。他虽然研究领域属于空白领域，可目前还没有什么研究困难。何况任伟正在积极准备回国，又怎么会突然选择自杀？同时按照科研人的本能，若是自杀必然会留下研究成果，可任伟这些全都没有。
找不到任伟自杀的蛛丝马迹，就说明任伟根本没有自杀的倾向，既然如此美国匆忙结案给出的结论，便不可信。
可尽管疑点重重，也有人要求美国能够重启该案件。可时至今日，美国方面也没有重启安检复查的打算，一个人才的损失就这样被匆匆下了结论。
当然，目前我们没有任何证据确认，凶手究竟是谁。但想到任伟毫无征兆地去世，便不得不联想其他。在建国之初，我国科学家回国之时，可能遇上了和任伟一样的麻烦。美国现如今世界霸主的地位已经动摇，自然不希望中国能够借助任伟的领域在芯片上大放光彩，这样于美国的发展不利。
当然猜测只是猜测，究竟任伟遇到了什么事情，我们无从知晓。美国部队对此案件进行重审，所有的猜测与证据都无法实锤，任伟也只能按照美国的说辞，是自杀而死，并非其他。
知识扩展：
芯片介绍
晶体管发明并大量生产之后，各式固态半导体组件如二极管、晶体管等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步，使得集成电路成为可能。相对于手工组装电路使用个别的分立电子组件，集成电路可以把很大数量的微晶体管集成到一个小芯片，是一个巨大的进步。集成电路的规模生产能力，可靠性，电路设计的模块化方法确保了快速采用标准化集成电路代替了设计使用离散晶体管。
集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm²，每mm²可以达到一百万个晶体管。
第一个集成电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性晶体管，三个电阻和一个电容器。
根据一个芯片上集成的微电子器件的数量，集成电路可以分为以下几类：
· 小型集成电路（SSI英文全名为Small Scale Integration）逻辑门10个以下或晶体管100个以下。
· 中型集成电路（MSI英文全名为Medium Scale Integration）逻辑门11~100个或 晶体管101~1k个。
· 大规模集成电路（LSI英文全名为Large Scale Integration）逻辑门101~1k个或 晶体管1,001~10k个。
· 超大规模集成电路（VLSI英文全名为Very large scale integration）逻辑门1,001~10k个或晶体管10,001~100k个。
· 极大规模集成电路（ULSI英文全名为Ultra Large Scale Integration）逻辑门10,001~1M个或晶体管100,001~10M个。
· GLSI（英文全名为Giga Scale Integration）逻辑门1,000,001个以上或晶体管10,000,001个以上。
芯片集成电路的发展
最先进的集成电路是微处理器或多核处理器的核心，可以控制计算机到手机到数字微波炉的一切。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个集成电路的成本最小化。集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
这些年来，集成电路持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能，见摩尔定律，集成电路中的晶体管数量，每1.5年增加一倍。总之，随着外形尺寸缩小，几乎所有的指标改善了，单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的IC也存在问题，主要是泄漏电流。因此，对于最终用户的速度和功率消耗增加非常明显，制造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步，在半导体国际技术路线图中有很好的描述。
仅仅在其开发后半个世纪，集成电路变得无处不在，计算机、手机和其他数字电器成为社会结构不可缺少的一部分。这是因为，现代计算、交流、制造和交通系统，包括互联网，全都依赖于集成电路的存在。甚至很多学者认为有集成电路带来的数字革命是人类历史中最重要的事件。IC的成熟将会带来科技的大跃进，不论是在设计的技术上，或是半导体的工艺突破，两者都是息息相关。
芯片分类
集成电路的分类方法很多，依照电路属模拟或数字，可以分为：模拟集成电路、数字集成电路和混合信号集成电路（模拟和数字在一个芯片上）。
数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。
模拟集成电路有，例如传感器、电源控制电路和运放，处理模拟信号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的模拟集成电路，减轻了电路设计师的重担，不需凡事再由基础的一个个晶体管处设计起。
集成电路可以把模拟和数字电路集成在一个单芯片上，以做出如模拟数字转换器和数字模拟转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。
芯片制造
参见：半导体器件制造和集成电路设计
从20世纪30年代开始，元素周期表中的化学元素中的半导体被研究者如贝尔实验室的威廉·肖克利（William Shockley）认为是固态真空管的最可能的原料。从氧化铜到锗，再到硅，原料在20世纪40到50年代被系统的研究。尽管元素周期表的一些III-V价化合物如砷化镓应用于特殊用途如：发光二极管、激光、太阳能电池和最高速集成电路，单晶硅成为集成电路主流的基层。创造无缺陷晶体的方法用去了数十年的时间。
半导体集成电路工艺，包括以下步骤，并重复使用：
· 光刻
· 刻蚀
· 薄膜（化学气相沉积或物理气相沉积）
· 掺杂（热扩散或离子注入）
· 化学机械平坦化CMP
使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等组件，再利用薄膜和CMP技术制成导线，如此便完成芯片制作。因产品性能需求及成本考量，导线可分为铝工艺（以溅镀为主）和铜工艺（以电镀为主参见Damascene）。主要的工艺技术可以分为以下几大类：黄光微影、刻蚀、扩散、薄膜、平坦化制成、金属化制成。
IC由很多重叠的层组成，每层由视频技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的组件由这些层的特定组合构成。
· 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。
· 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。
· 电容结构，由于尺寸限制，在IC上只能产生很小的电容。
· 更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型组件（如双极性晶体管）消耗的电流少很多。透过电路的设计，将多颗的晶体管管画在硅晶圆上，就可以画出不同作用的集成电路。
随机存取存储器是最常见类型的集成电路，所以密度最高的设备是存储器，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本 产品的制造成本的25%，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个制造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。
制造过程
芯片制作完整过程包括芯片设计、晶片制作、封装制作、测试等几个环节，其中晶片制作过程尤为的复杂。
首先是芯片设计，根据设计的需求，生成的“图样”
芯片的原料晶圆
晶圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将这些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体所需要的晶圆。晶圆越薄，生产的成本越低，但对工艺就要求的越高。
晶圆涂膜
晶圆涂膜能抵抗氧化以及耐温能力，其材料为光阻的一种。
晶圆光刻显影、蚀刻
光刻工艺的基本流程如图1 所示。首先是在晶圆（或衬底）表面涂上一层光刻胶并烘干。烘干后的晶圆被传送到光刻机里面。光线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光，激发光化学反应。对曝光后的晶圆进行第二次烘烤，即所谓的曝光后烘烤，后烘烤使得光化学反应更充分。最后，把显影液喷洒到晶圆表面的光刻胶上，对曝光图形显影。显影后，掩模上的图形就被存留在了光刻胶上。涂胶、烘烤和显影都是在匀胶显影机中完成的，曝光是在光刻机中完成的。匀胶显影机和光刻机一般都是联机作业的，晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的，晶圆不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响 。
图1：现代光刻工艺的基本流程和光刻后的检测步骤
该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这时可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了，而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。
掺加杂质
将晶圆中植入离子，生成相应的P、N类半导体。
具体工艺是是从硅片上暴露的区域开始，放入化学离子混合液中。这一工艺将改变搀杂区的导电方式，使每个晶体管可以通、断、或携带数据。简单的芯片可以只用一层，但复杂的芯片通常有很多层，这时候将该流程不断的重复，不同层可通过开启窗口联接起来。这一点类似多层PCB板的制作原理。 更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。
晶圆测试
经过上面的几道工艺之后，晶圆上就形成了一个个格状的晶粒。通过针测的方式对每个晶粒进行电气特性检测。一般每个芯片的拥有的晶粒数量是庞大的，组织一次针测试模式是非常复杂的过程，这要求了在生产的时候尽量是同等芯片规格构造的型号的大批量的生产。数量越大相对成本就会越低，这也是为什么主流芯片器件造价低的一个因素。
封装
将制造完成晶圆固定，绑定引脚，按照需求去制作成各种不同的封装形式，这就是同种芯片内核可以有不同的封装形式的原因。比如：DIP、QFP、PLCC、QFN等等。这里主要是由用户的应用习惯、应用环境、市场形式等外围因素来决定的。
测试、包装
经过上述工艺流程以后，芯片制作就已经全部完成了，这一步骤是将芯片进行测试、剔除不良品，以及包装。
芯片型号
芯片命名方式一般都是：字母+数字+字母
前面的字母是芯片厂商或是某个芯片系列的缩写。像MC开始的多半是摩托罗拉的，MAX开始的多半是美信的。
中间的数字是功能型号。像MC7805和LM7805，从7805上可以看出它们的功能都是输出5V，只是厂家不一样。
后面的字母多半是封装信息，要看厂商提供的资料才能知道具体字母代表什么封装。
74系列是标准的TTL逻辑器件的通用名称，例如74LS00、74LS02等等，单从74来看看不出是什么公司的产品。不同公司会在74前面加前缀，例如SN74LS00等。
芯片相关拓展
一个完整的IC型号一般都至少必须包含以下四个部分:
前缀（首标）-----很多可以推测是哪家公司产品。
器件名称----一般可以推断产品的功能（memory可以得知其容量）。
温度等级-----区分商业级，工业级，军级等。一般情况下，C表示民用级，Ⅰ表示工业级，E表示扩展工业级，A表示航空级，M表示军品级。
封装----指出产品的封装和管脚数有些IC型号还会有其它内容:
速率----如memory，MCU，DSP，FPGA 等产品都有速率区别，如-5，-6之类数字表示。
工艺结构----如通用数字IC有COMS和TL两种，常用字母C，T来表示。
是否环保-----一般在型号的末尾会有一个字母来表示是否环保，如z，R，+等。
包装-----显示该物料是以何种包装运输的，如tube，T/R，rail，tray等。
版本号----显示该产品修改的次数，一般以M为第一版本。
芯片IC命名、封装常识与命名规则:
温度范围：
C=0℃至60℃（商业级）；I=-20℃至85℃（工业级）；E=-40℃至85℃（扩展工业级）；A=-40℃至82℃（航空级）；M=-55℃至125℃（军品级）
封装类型：
A—SSOP；B—CERQUAD；C-TO-200，TQFP﹔D—陶瓷铜顶；E—QSOP；F—陶瓷SOP；H—SBGAJ-陶瓷DIP；K—TO-3；L—LCC，M—MQFP；N——窄DIP﹔N—DIP;；Q—PLCC；R一窄陶瓷DIP （300mil）；S—TO-52，T—TO5，TO-99，TO-100﹔U—TSSOP，uMAX，SOT；W—宽体小外型(300mil)﹔ X—SC-60(3P，5P，6P)﹔ Y―窄体铜顶；Z—TO-92，MQUAD；D—裸片；/PR-增强型塑封﹔/W-晶圆。
管脚数:
A—8；B—10﹔C—12，192；D—14；E—16；F——22，256；G—4；H—4；I—28 ；J—2；K—5，68；L—40；M—6，48；N—18；O—42；P—20﹔Q—2，100﹔R—3，843；S——4，80；T—6，160；U—60；V—8(圆形)﹔ W—10(圆形)﹔X—36；Y—8(圆形)﹔Z—10(圆形)。
注:接口类产品四个字母后缀的第一个字母是E，则表示该器件具备抗静电功能
芯片封装技术的发展
最早的集成电路使用陶瓷扁平封装，这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装，开始是陶瓷，之后是塑料。20世纪80年代，VLSI电路的针脚超过了DIP封装的应用限制，最后导致插针网格数组和芯片载体的出现。
表面贴着封装在20世纪80年代初期出现，该年代后期开始流行。它使用更细的脚间距，引脚形状为海鸥翼型或J型。以Small-Outline Integrated Circuit（SOIC）为例，比相等的DIP面积少30-50%，厚度少70%。这种封装在两个长边有海鸥翼型引脚突出，引脚间距为0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封装。20世纪90年代，尽管PGA封装依然经常用于高端微处理器。PQFP和thin small-outline package（TSOP）成为高引脚数设备的通常封装。Intel和AMD的高端微处理从PGA（PineGrid Array）封装转到了平面网格阵列封装（Land Grid Array，LGA）封装。
球栅数组封装封装从20世纪70年代开始出现，90年代开发了比其他封装有更多管脚数的覆晶球栅数组封装封装。在FCBGA封装中，晶片（die）被上下翻转（flipped）安装，通过与PCB相似的基层而不是线与封装上的焊球连接。FCBGA封装使得输入输出信号阵列（称为I/O区域）分布在整个芯片的表面，而不是限制于芯片的外围。如今的市场，封装也已经是独立出来的一环，封装的技术也会影响到产品的质量及良率。
声明：转载此文是出于传递更多信息之目的。若有来源标注错误或侵犯了您的合法权益，请作者持权属证明与本网联系，我们将及时更正、删除，谢谢。