在当前的科技发展过程当中，为了能够取得更大的突破，人们必须不停地去研发和改进更好的设备，有时候一个很小的零件就可能会难倒许多人。对于世界上很多国家来说，芯片的存在和技术都是非常重要的，很多电子设备都离不开芯片，并且芯片技术也会直接影响到最终产品的更新进度。最新消息称：“3D封装”芯片即将问世？具体情况如何呢
最近这两年受到各种因素影响，芯片也变得有些稀缺，这就导致很多行业的发展都因此受阻，而一说到芯片，相信就会有很多人想到台积电，毕竟这也是一家晶圆代工龙头企业，他们掌握着很多生产制造芯片的技术，同时也是全球范围内最早开始生产7nm工艺芯片的厂商。从2018年开始他们生产的芯片数量也达到了10亿以上，而他们的芯片也销往了全球多个国家和地区。
实际上台积电7nm的工艺不仅成功地让AMD再一次翻身，就连Intel这样的国际级别大企业都开始找到他们来代工了，而就在不久之前他们直接就突破了7nm工艺的极限，成功地研制出了第一颗3D封装的600亿颗晶体管的芯片。虽然说台积电已经开始量产5nm工艺的芯片了，但7nm工艺的依旧十分重要。
而身为全世界第一款使用了3D WOW技术的芯片的芯片，也成功地证明了在提升芯片性能的时候未必要说去升级制造的技术和工艺，在封装技术上进行升级和改造同样可以达到很好的效果。也就在前一段时间英国的AI芯片公司Graphcore，就发布了新一代的Bow IPU，经过测试的数据我们就能知道这款Bow IPU的性能比之前的提升了40%，Bow IPU取得突破的原因就是7nm工艺的改进。
在3D WOW技术的改变之下，Bow IPU单个封装里面的晶体管数也有了巨大的突破，甚至在此前都没人想到这项技术竟然能让晶体管的数量超过600亿个，而这颗芯片技术的改进，也将会影响到很大一批需要使用芯片的产品。毕竟在晶体管的数量增多以后，就能有效地将算力和吞吐量的数值拉上去，同时也打破了我们对芯片升级的传统认知。
其实大多数人都认为，要想提升芯片的性能就只能不断的去优化制作的工艺，而这次的成功却让大家知道，芯片的技术通过对其他方面的调整或许也同样能达到升级的效果，同时这也给了芯片行业的发展带来的更多的可能性，相信日后人们在研究芯片的时候就不会只从一个点看了。这次的Bow IPU就是很成功的一次尝试，而作为其代工厂的台积电也顺利地使用3D WOW技术向世界展示了这项关于芯片的新研究成果。
从数据上看350 TeraFLOPS的计算性能比上一代要高1.4倍，同时其吞吐量也已经从原来的47.5TB拓展成了65TB。若是从技术层面来看的话，如今想在芯片生产技术上进行升级已经十分困难了，毕竟在工艺技术不断升级的过程当中，有很多数据几乎都快要达到物理上的极限了，这也就意味着想要继续通过这样的方式，让芯片技术更进一步是很难能做到的，所以整个芯片行业其实都在寻找新的解决办法，而台积电所发展的3D封装就是被大众认为最具有潜力的发展方向。
同样这种3D封装技术对中国本土的晶圆工艺也同样会有帮助，此前大陆地区的芯片之所以不能达到令人满意的程度，就是因为我们无法从国外采购到足够的先进光刻机，尽管我们确实拥有攻克7nm工艺的能力，可由于缺少先进的光刻机，就导致我们在这方面的研发一直都处在停滞不前的状态，不过要是我们也能在3D封装上面下一下功夫，那或许就可以先将28nm和14nm的工艺进行升级，不管怎么说应该都会比现在的情况会更好一些。
我国之所以在芯片领域被限制，也是因为我们始终都没能在技术上有所突破，并且此前相关的人才流失量也比较大，再加上莫名受到外国的制裁，这才导致我们的芯片行业出现了问题，不过国家现在也已经开始在各个方面寻找解决这些问题的对应办法，所以我们也相信芯片生产技术一定可以有所提升。
结语
芯片技术在我国还有很大的发展空间，毕竟对于中国人来说只要想做就一定能做得到，虽然在这中间需要无数人的努力和付出，但在大家的不断努力之下，这一天也迟早会来临，到时候我们也就不用再被他国欺负，自己的手里有了，才会不怕被人的威胁和限制。
今日话题：首颗“3D封装”的芯片诞生？集成600亿晶体管，突破7nm工艺极限
其他新闻：
【新智元导读】周四，英国的明星AI芯片公司Graphcore发布了一款IPU产品Bow，采用台积电3D封装技术，性能提升40% ，首次突破7纳米工艺极限。
全球首颗3D封装芯片诞生！
周四，总部位于英国的AI芯片公司Graphcore发布了一款IPU产品Bow，采用的是台积电7纳米的3D封装技术。
据介绍，这款处理器将计算机训练神经网络的速度提升40%，同时能耗比提升了16%。
600亿晶体管，首颗3D芯片诞生
能够有如此大的提升，也是得益于台积电的3D WoW硅晶圆堆叠技术，从而实现了性能和能耗比的全面提升。
正如刚刚所提到的，与Graphcore的上一代相比，Bow IPU可以训练关键的神经网络，速度约为40%，同时，效率也提升了16%。
同时，在台积电技术加持下，Bow IPU单个封装中的晶体管数量也达到了前所未有的新高度，拥有超过600亿个晶体管。
官方介绍称，Bow IPU的变化是这颗芯片采用3D封装，晶体管的规模有所增加，算力和吞吐量均得到提升，Bow每秒可以执行350万亿flop的混合精度AI运算，是上代的1.4倍，吞吐量从47.5TB提高到了65TB。
Knowles将其称为当今世界上性能最高的AI处理器，确实当之无愧。
Bow IPU的诞生证明了芯片性能的提升并不一定要提升工艺，也可以升级封装技术，向先进封装转移。
Graphcore 首席技术官和联合创始人Simon Knowles表示，「我们正在进入一个先进封装的时代。在这个时代，多个硅芯片将被封装在一起，以弥补在不断放缓的摩尔定律 (Moore’s Law) 道路上取得的不断进步所带来的性能优势。」
台积电真WoW！
2018年4月，在美国加州圣克拉拉举行了第二十四届年度技术研讨会。在这次会上，全球最大的半导体代工企业台积电首次对外公布了名叫SoIC（System on Integrated Chips）的芯片3D封装技术。
这是一种整合芯片的封装技术，由台积电和谷歌等公司共同测试开发。而谷歌也将成为台积电3D封装芯片的第一批客户。
什么是封装技术呢？
封装技术的主要功能是完成电源分配、信号分配、散热和保护等任务。而随着芯片技术的不断发展，推动着封装技术也在不断革新。
而3D封装技术，简单来说，就是指在不改变封装体尺寸的前提下，在同一个封装体内，在垂直方向上叠放两个或者更多芯片的技术。
相较于传统的封装技术，3D封装缩小了尺寸、减轻了质量，还能以更快的速度运转。
台积电在年度技术研讨会上表示，SoIC是一种创新的多芯片堆叠技术，是一种晶圆对晶圆的键合技术。SoIC的实现，是基于台积电已有的晶圆基底芯片（CoWoS）封装技术和多晶圆堆叠（WoW）封装技术所开发的新一代封装技术。
晶圆基底芯片（CoWoS），全称叫Chip-on-Wafer-on-Substrate，是一种将芯片、基底都封装在一起的技术。封装在晶圆层级上进行。这项技术隶属于2.5D封装技术。
而多晶圆堆叠技术，或者堆叠晶圆（WoW，Wafer on Wafer），简单来说，就是取代此前在晶圆上水平放置工作单元的技术，改为垂直放置两个或以上的工作单元。这种做法可以使得在相同的面积下，有更多的工作单元被放到晶圆之中。
这样做还有另一个好处：每个晶片可以以极高的速度和最小的延迟相互通信。甚至，制造商还可以用多晶圆堆叠的方式将两个GPU放在一张卡上。
但也存在问题。晶圆被粘合在一起后，一荣俱荣、一损俱损。哪怕只有一个坏了，另一个没坏，也只能把两个都丢弃掉。因此，晶圆量产或成最大问题。
而为了降低成本，台积电只在具有高成品率的生产节点使用这项技术，比如，台积电的16nm工艺。
相较于CoWoS和WoW，SoIC更倚重CoW（Chip on Wafer）设计。对于芯片业者来说，采用CoW设计的芯片，生产上会更加成熟，良率也可以提升。
值得一提的是，SoIC能对小于等于10nm的制作过程进行晶圆级的键合。键合技术无疑会大大提高台积电在这方面的竞争力。
练手怎么样？
Bow是IPU-POD人工智能计算系统的核心，称为 BOW PODs。
它可以从16个BOW芯片扩展到1024个，提供高达358.4千亿次的计算机运算速度，同时配合多达64个CPU处理器。
新的Bow-2000 IPU Machine是Bow Pod系统的构建块。
它是基于与第二代IPU-M2000 machine同样鲁棒的系统架构，但是配备了四个强大的Bow IPU处理器，可提供1.4 PetaFLOPS的人工智能计算。
这么厉害的芯片，还不赶快拿来练练手？
近年来，语言模型的参数量不断刷新。从惊艳四座的谷歌BERT，到OpenAI的GPT-3，再到微软英伟达推出的威震天等等。
都对训练时所需的计算性能提出了更大要求。
根据Graphcore公布的初始数据可以看出，这些模型在最新的硬件形态上都有很大的性能提升。
MLPerf v1.1训练结果
另外，在图像方面，无论是典型的CNN网络，还是近期比较热门的Vision Transformer网络，以及深层次的文本到图片的网络。
与上一代产品相比，Bow IPU都有30%到40%的性能提升。
对于最先进的计算机视觉模型EfficientNet，Bow Pod16能够提供可比Nvidia DGX A100系统5倍以上的性能，而价格只有它的一半，总体拥有成本优势提升高达10倍。
下一步，超级智能AI计算机
Graphcore今天还宣布了一件重大的事，正在开发一款超级智能AI计算机，要在2024年推出，售价1.2亿美元。
我们知道，大脑是一个极其复杂的计算设备，在一个生物神经网络系统中拥有大约1000亿个神经元和超过100万亿个参数，它提供的计算水平是任何芯片计算机都无法比拟的。
而这款超级智能AI计算机Good将超越人类大脑的参数能力。
Good计算机名字何来？是以计算机科学先驱 i.j. Jack Good 的名字命名。
Jack Good在1965年的论文《关于第一台超级智能机器的推测》中就描述了一种超越我们大脑能力的机器。
未来，它可以进行超过10 Exa-Flops的人工智能浮点计算，最高可达4PB的存储，带宽超过10PB/秒。
Graphcore的首席执行官Graphcore表示，「当我们创建 Graphcore 的时候，我们脑海中一直有一个想法，那就是建造一台超智能计算机，它将超越人脑的能力，这就是我们现在正在努力做的事情。」
其他新闻：
芯片告急给中国汽车产业敲响了警钟，一枚看似小小的芯片竟然成为影响全球汽车产业最大 " 黑天鹅 " 事件，停产、减产、囤积居奇、哄抬价格、延迟交付、减配交付……芯片短缺导致汽车行业乱象频出，让各大车企饱受缺芯之苦。
一方面，由于新能源与智能网联汽车通常配备高级辅助驾驶系统及信息娱乐功能，芯片需求是传统汽车的数倍，尤其是大算力、高性能汽车芯片市场缺口仍然巨大；另一方面，由于车规级芯片研发周期长、设计门槛高、资金投入大，国内芯片供应商制造车规级芯片的意愿仍然较低，未能实现该领域的自主可控。
数据显示：2021 年，全球因芯片原因减产约 1000 万辆汽车，其中，中国因芯片原因减产约 200 万辆汽车。在此背景下，提高车规级芯片供给迫在眉睫、实现车规芯片自主可控时不我待。
眼下，虽然国家层面已经出台了一系列政策，如成立汽车芯片创新联盟、搭建芯片供需交流平台、编制芯片技术手册、惩处芯片囤货抬价行为等，但始终无法从根本上彻底解决芯片供需矛盾。
为此，如何掌握汽车芯片国产替代方案，已成为今年 " 两会 " 汽车大佬们建言献策最集中的话题之一。
其中，上汽集团董事长陈虹着眼于汽车芯片产业链补链强链，建议建立车规级芯片统一技术规范和标准，成立第三方检测认证平台，并由国家牵头设立专项资金，鼓励芯片企业和汽车企业共同参与，加快形成国产大算力芯片的研发、制造和应用能力。
广汽集团董事长曾庆洪建议：建立芯片和原材料应急机制，引导外来企业投资；通过调控等方式稳定市场，避免原材料价格无序上涨；强化政策引导，在研发、制造、封测等关键领域突破 " 卡脖子 " 技术。
长城汽车总裁王凤英提出 " 三步走 " 建议：短期优先解决缺芯问题，保证产能；中期完善产业布局，实现车规级芯片自主可控；长期构建汽车芯片产业人才引进与培养，实现可持续发展。
小康集团创始人张兴海强调，单纯利用市场手段难以有效调节汽车芯片断供问题，需要发挥我国集中力量办大事的体制机制优势。他建议，不仅要从国家部委层面下设汽车芯片主管部门，制定汽车芯片产业发展顶层设计和配套措施；还要从政府层面出台研发补贴、税收减免、金融贴息等政策，加快实现芯片上车；同时还要引进国际领先汽车芯片制造商来华投资建厂，从政策、资金、配套等方面推动外资芯片产线建设项目快速落地。
另在海特集团董事长李飚看来，优质民营集成电路制造企业在芯片国产化与自主可控方面起到了至关重要的作用，他建议在出台 " 稳链强链 " 扶持政策时，要充分考虑化合物半导体晶圆制造企业的特点，支持民营科技企业参与到国家级重大芯片战略工程中来。
而在致公党上海市委专职副主委邵志清看来，国内在集成电路材料研发中主要存在两个问题：一是行业标准缺失，二是缺乏测试应用认证。因此，邵志清对于芯片材料研发予以高度关注并提出三点建议：一是加速建设集成电路材料表征测试和应用研究平台，为研发机构和企业提供材料表征测试的 " 一站式 " 解决方案；二是建立集成电路材料相关行业标准和评价体系；三是建设集成电路材料行业数据库和基因组技术创新平台。
除此之外，在芯片知识产权保护和科技保险方面，" 两会 " 代表们也相继献言献策。如网易公司首席执行官丁磊建议，由国家牵头搭建全球知识产权交易平台，针对文创 IP、芯片、数字影音等重点知识产权领域，形成明码标价、按需收费、公平合理、售后完善的全球知识产权定价和交易体系。
原中国保监会副主席周延礼建议，要加大对科技保险的扶持引导力度，积极为集成电路产业提供更全面、更丰富、更系统的风险保障。最为标志性的事件就是去年 10 月，由 18 家财险公司和再保公司共同组建的中国集成电路共保体正式在上海自贸实验区临港新片区成立，为中芯国际、长江存储等 8 家继承电路企业提供了 4743 亿元的风险保障。
近年来，我国芯片每年进口额高达 2000 多亿美元，芯片安全关系着信息安全和国家安全。为此，全国政协委员、中国工程院院士、中星微电子集团创建人兼首席科学家、" 星光中国芯工程 " 总指挥邓中翰的建议再次聚焦后摩尔时代，并坚信中国有赶超的机遇。
" 我们不仅要比照美、日、韩等国的超常规举措，出台更有力的政策；还要继续发挥新型聚过体质优势，进一步强化国家科技重大专项对核心芯片研发创新的支持力度，进一步扩大国家集成电路产业投资基金投资规模，进一步加快科创板对后摩尔时代核心芯片及垂直域创新企业上市融资步伐。" 邓中翰如是说。
知识扩展：
芯片介绍
晶体管发明并大量生产之后，各式固态半导体组件如二极管、晶体管等大量使用，取代了真空管在电路中的功能与角色。到了20世纪中后期半导体制造技术进步，使得集成电路成为可能。相对于手工组装电路使用个别的分立电子组件，集成电路可以把很大数量的微晶体管集成到一个小芯片，是一个巨大的进步。集成电路的规模生产能力，可靠性，电路设计的模块化方法确保了快速采用标准化集成电路代替了设计使用离散晶体管。
集成电路对于离散晶体管有两个主要优势：成本和性能。成本低是由于芯片把所有的组件通过照相平版技术，作为一个单位印刷，而不是在一个时间只制作一个晶体管。性能高是由于组件快速开关，消耗更低能量，因为组件很小且彼此靠近。2006年，芯片面积从几平方毫米到350 mm²，每mm²可以达到一百万个晶体管。
第一个集成电路雏形是由杰克·基尔比于1958年完成的，其中包括一个双极性晶体管，三个电阻和一个电容器。
根据一个芯片上集成的微电子器件的数量，集成电路可以分为以下几类：
· 小型集成电路（SSI英文全名为Small Scale Integration）逻辑门10个以下或晶体管100个以下。
· 中型集成电路（MSI英文全名为Medium Scale Integration）逻辑门11~100个或 晶体管101~1k个。
· 大规模集成电路（LSI英文全名为Large Scale Integration）逻辑门101~1k个或 晶体管1,001~10k个。
· 超大规模集成电路（VLSI英文全名为Very large scale integration）逻辑门1,001~10k个或晶体管10,001~100k个。
· 极大规模集成电路（ULSI英文全名为Ultra Large Scale Integration）逻辑门10,001~1M个或晶体管100,001~10M个。
· GLSI（英文全名为Giga Scale Integration）逻辑门1,000,001个以上或晶体管10,000,001个以上。
芯片集成电路的发展
最先进的集成电路是微处理器或多核处理器的核心，可以控制计算机到手机到数字微波炉的一切。虽然设计开发一个复杂集成电路的成本非常高，但是当分散到通常以百万计的产品上，每个集成电路的成本最小化。集成电路的性能很高，因为小尺寸带来短路径，使得低功率逻辑电路可以在快速开关速度应用。
这些年来，集成电路持续向更小的外型尺寸发展，使得每个芯片可以封装更多的电路。这样增加了每单位面积容量，可以降低成本和增加功能，见摩尔定律，集成电路中的晶体管数量，每1.5年增加一倍。总之，随着外形尺寸缩小，几乎所有的指标改善了，单位成本和开关功率消耗下降，速度提高。但是，集成纳米级别设备的IC也存在问题，主要是泄漏电流。因此，对于最终用户的速度和功率消耗增加非常明显，制造商面临使用更好几何学的尖锐挑战。这个过程和在未来几年所期望的进步，在半导体国际技术路线图中有很好的描述。
仅仅在其开发后半个世纪，集成电路变得无处不在，计算机、手机和其他数字电器成为社会结构不可缺少的一部分。这是因为，现代计算、交流、制造和交通系统，包括互联网，全都依赖于集成电路的存在。甚至很多学者认为有集成电路带来的数字革命是人类历史中最重要的事件。IC的成熟将会带来科技的大跃进，不论是在设计的技术上，或是半导体的工艺突破，两者都是息息相关。
芯片分类
集成电路的分类方法很多，依照电路属模拟或数字，可以分为：模拟集成电路、数字集成电路和混合信号集成电路（模拟和数字在一个芯片上）。
数字集成电路可以包含任何东西，在几平方毫米上有从几千到百万的逻辑门、触发器、多任务器和其他电路。这些电路的小尺寸使得与板级集成相比，有更高速度，更低功耗（参见低功耗设计）并降低了制造成本。这些数字IC，以微处理器、数字信号处理器和微控制器为代表，工作中使用二进制，处理1和0信号。
模拟集成电路有，例如传感器、电源控制电路和运放，处理模拟信号。完成放大、滤波、解调、混频的功能等。通过使用专家所设计、具有良好特性的模拟集成电路，减轻了电路设计师的重担，不需凡事再由基础的一个个晶体管处设计起。
集成电路可以把模拟和数字电路集成在一个单芯片上，以做出如模拟数字转换器和数字模拟转换器等器件。这种电路提供更小的尺寸和更低的成本，但是对于信号冲突必须小心。
芯片制造
参见：半导体器件制造和集成电路设计
从20世纪30年代开始，元素周期表中的化学元素中的半导体被研究者如贝尔实验室的威廉·肖克利（William Shockley）认为是固态真空管的最可能的原料。从氧化铜到锗，再到硅，原料在20世纪40到50年代被系统的研究。尽管元素周期表的一些III-V价化合物如砷化镓应用于特殊用途如：发光二极管、激光、太阳能电池和最高速集成电路，单晶硅成为集成电路主流的基层。创造无缺陷晶体的方法用去了数十年的时间。
半导体集成电路工艺，包括以下步骤，并重复使用：
· 光刻
· 刻蚀
· 薄膜（化学气相沉积或物理气相沉积）
· 掺杂（热扩散或离子注入）
· 化学机械平坦化CMP
使用单晶硅晶圆（或III-V族，如砷化镓）用作基层，然后使用光刻、掺杂、CMP等技术制成MOSFET或BJT等组件，再利用薄膜和CMP技术制成导线，如此便完成芯片制作。因产品性能需求及成本考量，导线可分为铝工艺（以溅镀为主）和铜工艺（以电镀为主参见Damascene）。主要的工艺技术可以分为以下几大类：黄光微影、刻蚀、扩散、薄膜、平坦化制成、金属化制成。
IC由很多重叠的层组成，每层由视频技术定义，通常用不同的颜色表示。一些层标明在哪里不同的掺杂剂扩散进基层（成为扩散层），一些定义哪里额外的离子灌输（灌输层），一些定义导体（多晶硅或金属层），一些定义传导层之间的连接（过孔或接触层）。所有的组件由这些层的特定组合构成。
· 在一个自排列（CMOS）过程中，所有门层（多晶硅或金属）穿过扩散层的地方形成晶体管。
· 电阻结构，电阻结构的长宽比，结合表面电阻系数，决定电阻。
· 电容结构，由于尺寸限制，在IC上只能产生很小的电容。
· 更为少见的电感结构，可以制作芯片载电感或由回旋器模拟。
因为CMOS设备只引导电流在逻辑门之间转换，CMOS设备比双极型组件（如双极性晶体管）消耗的电流少很多。透过电路的设计，将多颗的晶体管管画在硅晶圆上，就可以画出不同作用的集成电路。
随机存取存储器是最常见类型的集成电路，所以密度最高的设备是存储器，但即使是微处理器上也有存储器。尽管结构非常复杂－几十年来芯片宽度一直减少－但集成电路的层依然比宽度薄很多。组件层的制作非常像照相过程。虽然可见光谱中的光波不能用来曝光组件层，因为他们太大了。高频光子（通常是紫外线）被用来创造每层的图案。因为每个特征都非常小，对于一个正在调试制造过程的过程工程师来说，电子显微镜是必要工具。
在使用自动测试设备（ATE）包装前，每个设备都要进行测试。测试过程称为晶圆测试或晶圆探通。晶圆被切割成矩形块，每个被称为晶片（“die”）。每个好的die被焊在“pads”上的铝线或金线，连接到封装内，pads通常在die的边上。封装之后，设备在晶圆探通中使用的相同或相似的ATE上进行终检。测试成本可以达到低成本 产品的制造成本的25%，但是对于低产出，大型和/或高成本的设备，可以忽略不计。
在2005年，一个制造厂（通常称为半导体工厂，常简称fab，指fabrication facility）建设费用要超过10亿美元，因为大部分操作是自动化的。
制造过程
芯片制作完整过程包括芯片设计、晶片制作、封装制作、测试等几个环节，其中晶片制作过程尤为的复杂。
首先是芯片设计，根据设计的需求，生成的“图样”
芯片的原料晶圆
晶圆的成分是硅，硅是由石英沙所精练出来的，晶圆便是硅元素加以纯化（99.999%），接着是将这些纯硅制成硅晶棒，成为制造集成电路的石英半导体的材料，将其切片就是芯片制作具体所需要的晶圆。晶圆越薄，生产的成本越低，但对工艺就要求的越高。
晶圆涂膜
晶圆涂膜能抵抗氧化以及耐温能力，其材料为光阻的一种。
晶圆光刻显影、蚀刻
光刻工艺的基本流程如图1 所示。首先是在晶圆（或衬底）表面涂上一层光刻胶并烘干。烘干后的晶圆被传送到光刻机里面。光线透过一个掩模把掩模上的图形投影在晶圆表面的光刻胶上，实现曝光，激发光化学反应。对曝光后的晶圆进行第二次烘烤，即所谓的曝光后烘烤，后烘烤使得光化学反应更充分。最后，把显影液喷洒到晶圆表面的光刻胶上，对曝光图形显影。显影后，掩模上的图形就被存留在了光刻胶上。涂胶、烘烤和显影都是在匀胶显影机中完成的，曝光是在光刻机中完成的。匀胶显影机和光刻机一般都是联机作业的，晶圆通过机械手在各单元和机器之间传送。整个曝光显影系统是封闭的，晶圆不直接暴露在周围环境中，以减少环境中有害成分对光刻胶和光化学反应的影响 。
图1：现代光刻工艺的基本流程和光刻后的检测步骤
该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这时可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了，而这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。
掺加杂质
将晶圆中植入离子，生成相应的P、N类半导体。
具体工艺是是从硅片上暴露的区域开始，放入化学离子混合液中。这一工艺将改变搀杂区的导电方式，使每个晶体管可以通、断、或携带数据。简单的芯片可以只用一层，但复杂的芯片通常有很多层，这时候将该流程不断的重复，不同层可通过开启窗口联接起来。这一点类似多层PCB板的制作原理。更为复杂的芯片可能需要多个二氧化硅层，这时候通过重复光刻以及上面流程来实现，形成一个立体的结构。
晶圆测试
经过上面的几道工艺之后，晶圆上就形成了一个个格状的晶粒。通过针测的方式对每个晶粒进行电气特性检测。一般每个芯片的拥有的晶粒数量是庞大的，组织一次针测试模式是非常复杂的过程，这要求了在生产的时候尽量是同等芯片规格构造的型号的大批量的生产。数量越大相对成本就会越低，这也是为什么主流芯片器件造价低的一个因素。
封装
将制造完成晶圆固定，绑定引脚，按照需求去制作成各种不同的封装形式，这就是同种芯片内核可以有不同的封装形式的原因。比如：DIP、QFP、PLCC、QFN等等。这里主要是由用户的应用习惯、应用环境、市场形式等外围因素来决定的。
测试、包装
经过上述工艺流程以后，芯片制作就已经全部完成了，这一步骤是将芯片进行测试、剔除不良品，以及包装。
芯片型号
芯片命名方式一般都是：字母+数字+字母
前面的字母是芯片厂商或是某个芯片系列的缩写。像MC开始的多半是摩托罗拉的，MAX开始的多半是美信的。
中间的数字是功能型号。像MC7805和LM7805，从7805上可以看出它们的功能都是输出5V，只是厂家不一样。
后面的字母多半是封装信息，要看厂商提供的资料才能知道具体字母代表什么封装。
74系列是标准的TTL逻辑器件的通用名称，例如74LS00、74LS02等等，单从74来看看不出是什么公司的产品。不同公司会在74前面加前缀，例如SN74LS00等。
芯片相关拓展
一个完整的IC型号一般都至少必须包含以下四个部分:
前缀（首标）-----很多可以推测是哪家公司产品。
器件名称----一般可以推断产品的功能（memory可以得知其容量）。
温度等级-----区分商业级，工业级，军级等。一般情况下，C表示民用级，Ⅰ表示工业级，E表示扩展工业级，A表示航空级，M表示军品级。
封装----指出产品的封装和管脚数有些IC型号还会有其它内容:
速率----如memory，MCU，DSP，FPGA 等产品都有速率区别，如-5，-6之类数字表示。
工艺结构----如通用数字IC有COMS和TL两种，常用字母C，T来表示。
是否环保-----一般在型号的末尾会有一个字母来表示是否环保，如z，R，+等。
包装-----显示该物料是以何种包装运输的，如tube，T/R，rail，tray等。
版本号----显示该产品修改的次数，一般以M为第一版本。
芯片IC命名、封装常识与命名规则:
温度范围：
C=0℃至60℃（商业级）；I=-20℃至85℃（工业级）；E=-40℃至85℃（扩展工业级）；A=-40℃至82℃（航空级）；M=-55℃至125℃（军品级）
封装类型：
A—SSOP；B—CERQUAD；C-TO-200，TQFP﹔D—陶瓷铜顶；E—QSOP；F—陶瓷SOP；H—SBGAJ-陶瓷DIP；K—TO-3；L—LCC，M—MQFP；N——窄DIP﹔N—DIP;；Q—PLCC；R一窄陶瓷DIP （300mil）；S—TO-52，T—TO5，TO-99，TO-100﹔U—TSSOP，uMAX，SOT；W—宽体小外型(300mil)﹔ X—SC-60(3P，5P，6P)﹔ Y―窄体铜顶；Z—TO-92，MQUAD；D—裸片；/PR-增强型塑封﹔/W-晶圆。
管脚数:
A—8；B—10﹔C—12，192；D—14；E—16；F——22，256；G—4；H—4；I—28 ；J—2；K—5，68；L—40；M—6，48；N—18；O—42；P—20﹔Q—2，100﹔R—3，843；S——4，80；T—6，160；U—60；V—8(圆形)﹔ W—10(圆形)﹔X—36；Y—8(圆形)﹔Z—10(圆形)。
注:接口类产品四个字母后缀的第一个字母是E，则表示该器件具备抗静电功能
芯片封装技术的发展
最早的集成电路使用陶瓷扁平封装，这种封装很多年来因为可靠性和小尺寸继续被军方使用。商用电路封装很快转变到双列直插封装，开始是陶瓷，之后是塑料。20世纪80年代，VLSI电路的针脚超过了DIP封装的应用限制，最后导致插针网格数组和芯片载体的出现。
表面贴着封装在20世纪80年代初期出现，该年代后期开始流行。它使用更细的脚间距，引脚形状为海鸥翼型或J型。以Small-Outline Integrated Circuit（SOIC）为例，比相等的DIP面积少30-50%，厚度少70%。这种封装在两个长边有海鸥翼型引脚突出，引脚间距为0.05英寸。
Small-Outline Integrated Circuit（SOIC）和PLCC封装。20世纪90年代，尽管PGA封装依然经常用于高端微处理器。PQFP和thin small-outline package（TSOP）成为高引脚数设备的通常封装。Intel和AMD的高端微处理从PGA（PineGrid Array）封装转到了平面网格阵列封装（Land Grid Array，LGA）封装。
球栅数组封装封装从20世纪70年代开始出现，90年代开发了比其他封装有更多管脚数的覆晶球栅数组封装封装。在FCBGA封装中，晶片（die）被上下翻转（flipped）安装，通过与PCB相似的基层而不是线与封装上的焊球连接。FCBGA封装使得输入输出信号阵列（称为I/O区域）分布在整个芯片的表面，而不是限制于芯片的外围。如今的市场，封装也已经是独立出来的一环，封装的技术也会影响到产品的质量及良率。
长按或者扫码二维码
可获取更多精彩内容
芯片讲坛
声明：转载此文是出于传递更多信息之目的。若有来源标注错误或侵犯了您的合法权益，请作者持权属证明与本网联系，我们将及时更正、删除，谢谢。